雑記

『ムーアの法則』限界でチップレット導入?何で解決するのか意味不明

▼▼Youtubeで投資の実績を公開中▼▼


▼▼応援クリックお願いします▼▼
ブログランキング・にほんブログ村へ

今日はかなりマニアックな記事になりました。笑

半導体関連の記事で意味がわからない記事があったのでブログを書いてみたんですが・・

誰か知っていたら記事を書いてください。

ムーアの法則とは

ムーアの法則は有名ですね。

半導体の微細化が進むことで、同じチップサイズに入る機能が倍々ゲームで増え続けるサイクルを経験則から導き出したのが、インテルの創業者の1人でゴードン。ムーアという人です。


しかし、微細化が進むことで開発コストが増大してほとんどの会社は半導体製造を継続出来ませんでした。

今ではTSMCでしが最先端プロセスでの製造は無理でしょう。

それに加えて、微細化により消費電力が増大することでチップの発熱がやばいことになったり工場から出荷する品質を維持できない状況にベンダは苦慮しています。(歩留まり)

つまり物理的な限界まで来ているのです。これを詳しく説明するには量子力学的な話になっちゃいます。難しいので私には出来ません・・・

チップレット(Chiplets)とは

これは、最近記事を読んで初めて知りました。

これまでの新たな物を作るには、プロトタイプで試行錯誤して最終的には型を作って量産しています。

これはチップの世界でも同じです。

プロトタイプとして仮想的なプログラムの正解でシミュレーションを繰り返して、最終的には半導体シリコンを作る型を生成してから量産しています。

これをレゴブロックで組み立てるように作る環境をチップレット(ChipLets)と呼んでいるようです。

実世界でも型を成形して物を作るよりもレゴブロックで作った方が早いし安いですよね。

これを半導体の世界でも実現しようとするプロジェクトのようです。

なるほど、それはIPベースでFPGA開発するよりも全然開発スピードも開発コストもメリットはありそうです。

けど、その分チップ性能とチップ面積は大きな犠牲を払うのが許されるプロダクトじゃないと採用出来なそう。うちの会社じゃーまず無理。FPGAプロト前のプロト用とかって利用方法しか思いつきません。

DARPAが「チップレット(チップ構成部品)」を組み合わせてコンピューターを作るモジュール化を推進する | TechCrunch Japan

IP(Intellectual Property Core)コアとは

LSIの開発手法としてハードウェア記述言語による開発が盛んになり、開発効率の向上が求められた。 そこで、既存開発製品の回路を、機能ブロック単位で再利用可能な形にまとめ、他の製品でも利用可な部分はそれを流用する方法が用いられた。 更に、この再利用可能な機能ブロックは、その開発者だけでなく、他の開発者や他の会社との間でもやり取りが行われるようになり、 新しいビジネスモデルが発達した。 IPコアベンダは、LSIを開発するためのIPコアを提供し、LSI開発側はIPコアベンダに使用料を支払う契約を結ぶのが一般的である。

最近ではソフトバンクが買収したCPUベンダのARM社が代表的なIPベンダです。

アップル様もサムソン様もARM様からCPUライセンスを購入してSoCを自社開発しています。

SoC(SystemOnChip)とは

アップルのiPhoneの心臓部というか頭脳部のことです。

最新のiPhone「iPhone XS」「iPhone XS Max」「iPhone XR」で使われているSoCは『A12 Bionic』です。

アップル独自設計のSoC、A12 Bionicです。スマートフォン用SoCとしては初めて7ナノメートルプロセスで生産されるこのチップには、69億個のトランジスタが収められました。従来のA11 Bionicは43億個だったので、26億個も一気に増えたことになります。

新iPhoneの「A12 Bionic」は何が凄いのか(本田雅一) - Engadget Japanese

FPGA(Field-Programmable Gate Array)とは

最近インテルが2兆円で買収したAltera社がFPGAの2大ベンダのうちの1社になります。

さっき実物を作るには型を起こしていると書きました。

私もディスプレイの型を起こす開発委託に関わったことがありますが、とにかくお金と時間が掛かります。メカ設計の人達は大変だなぁって思った記憶があります。

その型作りが最近では3CADでやることでコストも時間も大幅に削減出来るそうです。

そんな感じがFPGAです。笑 判りにくいですね。

半導体の製造工場を通さずにチップを作成できます。

けど、その分量産時のチップ単価が高い。チップ面積も大きい。チップに入れられる機能が少なくなる。

というデメリットがあります。

一般的に大量生産する日本メーカーではプロトタイプ作成に適応されても量産時に採用されることは稀です。

一番大きなネックが量産時のコストが高いことです。私の経験だと10倍~50倍くらいの価格差になります。

そりゃーそんな価格差があれば、どんなメリットがFPGAあってもSoCやASICに勝つことは出来ませんよね。

FPGAとASIC,SoCの違いのイメージ図

チップレット活用ではムーアの法則を維持出来ない

ここまで読んでくれた人いるかな?笑

つまり、言いたかったのはレゴブロック形式で作るチップは開発スピードと開発コストが安くなるメリットだけであり、量産時のチップ単価やチップサイズは絶対に勝てません。

それなのに記事ではムーアの法則を維持できると書かれていて???でした。

ただ、インテルやAMDが期待している技術なら何か良いことがあるのでしょうね。それが何かは判らなかった・・・

だってIPベース設計でも同じことしてるでしょ。共通IFとしてAMBAがあるじゃん。

半導体の新技術「チップレット」の活用で、ムーアの法則は維持できるか - ライブドアニュース


▼▼Youtubeで資産運用実績を公開▼▼